« 京浜東北線の209系電車が姿を消す | トップページ | 予想通り強風での羽越線運休が増加……困るのは誰なの? »

2010年1月24日

理研の次世代スパコンと蛇足の無駄話

 仕分け前に「世界一は困難」 次世代スパコンで文科省(朝日新聞)

 昨年末の「事業仕分け」を受け、「計算速度世界一」の目標を断念した次世代スパコンの開発で文部科学省は22日、昨年7月に作成していた内部報告書を公表した。米国の開発状況の情報分析から、昨春の段階で「世界一奪取は困難」と分析。この直後、NECと日立製作所が撤退したにもかかわらず、あくまで「世界一」にこだわり、開発加速のために100億円単位の追加投資を提案していた。


 仕事をしていて,「出来ない理由を言うんじゃない。どうすれば出来るかを考えるんだ!」……と言われ続けている人は多いと思う。個人的には嫌いな言い方だけど,結構頻繁に耳にする。

 理研の次世代スパコンに関しては,事業仕分けの対応が良くなかったので,何となく矢面に立ってしまっている感はあるが,要するに7月に作成していた内部報告書をどういう眼で読むかということだろう。つまり,「現行計画では世界一の奪取は困難」と「追加投資で製造を前倒ししすれば世界一の実現は可能」のどっちをどう判断するかってことになる。

 メディアの記事のトップは,否定的な表現の「世界一は困難」となった。

 現在のスーパーコンピュータは,ぶっちゃけて言えば,出来るだけ速いプロセッサを,いかに多く並べて接続するかがカギになっている。2012年に世界一の速度を目指すのであれば,まずは良品のSPARC64™を出来るだけ早く大量生産し,ボード(モジュール?)上に実装していくところまでを,いつまでに実現するかが重要なはずだ(それが前倒しして製造を進めるための追加経費)。

 一番じゃなければならないのか。二番じゃダメなのか……という話は置いといて,目標の計算速度を実現できるように頑張ってほしいものである。 

 蛇足ではあるが,某富士通を辞めるまでに携わっていたスーパーコンピュータ&大型メインフレームの実装技術(スーパーコンピュータも大型汎用機もほぼ同じ実装技術を使用していた)だが,今となっては旧世代のスーパーコンピュータの実装技術になってしまったものの,あまりその情報がWeb内に見つからないので,少しだけメモ代わりに残しておく。

 この写真は大型メインフレーム M-1800のCPU:PE(プロセッサ・エレメント)である。

 24.5cm角,厚さ13mm前後の低誘電率ガラスセラミック基板(約60層の銅配線)の上に,12x12列で144個のゲートアレイ(LSI)が搭載されている。
 低誘電率の低温焼成ガラスセラミックを使用したのは,誘電率を低くすることで信号の高速伝送が可能なことと,セラミックの焼成温度が低いことで配線パターンに導電率の高い銅が使えるためである。それまでのIBM等の大型機の基板は焼成温度の高いアルミナセラミックだったため,配線パターンに銅が使えず,Mo(モリブデン)やW(タングステン)のような高抵抗の素材を配線パターンに使っていた。

 富士通のこのM-1800の後,しばらくしてNECが発表したSX-3は,基板に30cm角程度のアルミナセラミックを使用しているが,高速信号伝送に向かないアルミナセラミックの部分を電源層に使用し,信号層は基板表面に銅−ポリイミド薄膜で形成していた。私は24.5cm角のセラミック基板に,シリコンウエハ用のスピンコート装置でポリイミドをコーティングしようとして,基板をブン回してすっ飛ばした経験はあるけど(怖かった……),NECの薄膜技術は相当進んでいたに違いない。

 1CPUあたり144個搭載するゲートアレイは,1個あたり最大約30Wの発熱があり(合計3000W超),右側にある水冷ユニットによって,冷却水の流れるベローズ(蛇腹)をゲートアレイに直接押しつけて,ゲートアレイの発熱を冷却水中に放散する。

 13mm角のゲートアレイは熱伝導率を上げるために,窒化アルミ製のパッケージを使用し,太さ0.1mm,長さ1mmのピンが約470ピン設けられている。一般的なPGA(ピン・グリッド・アレイ)よりかなり高密度だ。
 ゲートアレイの窒化アルミとガラスセラミック基板の間の熱応力を低減するために,ガラスセラミック製のインターポーザー(大きさはゲートアレイと同じで表裏のスルー配線のみ)を座布団のように敷いており,インターポーザーははんだバンプを使ってガラスセラミック基板に実装している。
 部分的に取り外すことを考慮して,融点が110℃程度の低融点のIn-48%Snはんだから,300℃(ロー付け)に近いAu-20%Snはんだまで,融点の異なる各種のはんだ・ロー剤を使用し,温度階層を設けている。

 Au-20%SnはAu80%-Sn20%なので,ほぼ「金」。実験に使って失敗したAu-Snのリボンを大量に貯め込んでおけば,今頃大金持ちになっていたかもしれない(笑)

 25cm角の低温焼成ガラスセラミック基板の裏面には8640本ものI/Oピンが立っている。コネクタへの挿抜に1ピン100gの力がかかるとすると,全体では1トン近い力になってしまうため,マザーボード上に巨大なZIFコネクタを設けている(写真で黒く見えているのがZIFコネクタ。正確には〝Zero〟ではない)。

 このマザーボードがこれまたすごいのだが……話が長くなりすぎたので,このへんでやめる。

 この写真はVPP500の最小構成……かな(筐体設計は担当してなかったもんで)。この最大構成のシステムが数値風洞システム(NWT)として,1990年代前半のTOP500の1位を続けることになる。

|

« 京浜東北線の209系電車が姿を消す | トップページ | 予想通り強風での羽越線運休が増加……困るのは誰なの? »

コンピュータ」カテゴリの記事

科学・技術」カテゴリの記事

コメント

コメントを書く



(ウェブ上には掲載しません)




トラックバック


この記事へのトラックバック一覧です: 理研の次世代スパコンと蛇足の無駄話:

« 京浜東北線の209系電車が姿を消す | トップページ | 予想通り強風での羽越線運休が増加……困るのは誰なの? »